

3-03058-RH

REGULATOR CIRCUIT

Patent Number: JP11119845
Publication date: 1999-04-30
Inventor(s): MATSUO TAKAAKI
Applicant(s): SEIKO INSTRUMENTS INC
Requested Patent: ☐ JP11119845
Application Number: JP19970279184 19971013
Priority Number(s):
IPC Classification: G05F1/56
EC Classification:
Equivalents:

Abstract

PROBLEM TO BE SOLVED: To make the output voltage of a regulator hardly generate both overshoot and undershoot, by changing slowly the input of an error amplifier when the voltage dividing resistance ratio of a voltage dividing circuit is changed by means of a switch circuit.

SOLUTION: A low pass filter circuit 140, which is turned on for a fixed time by the input voltage STRB of a terminal 131 is placed between a voltage dividing circuit 120 and a plus terminal of an error amplifier 101. The circuit 140 consists of a capacitor 141, a switch circuit 142, a monostable multivibrator circuit 143 and a resistance 144. In such a constitution, the plus terminal voltage Vb smoothly changes according to the time constant of a low pass filter consisting of the capacitor 141 and the resistance 144 when an input signal STRB is supplied to the terminal 131 and the capacitor 141 is connected to the plus terminal of the amplifier 101.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-119845

(43) 公開日 平成11年(1999) 4月30日

(51) Int.Cl.⁶

G 0 5 F 1/56

識別記号

3 1 0

FI

G 0 5 F 1/56

3 1 0 W

3 1 0 D

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21) 出願番号

特願平9-279184

(22) 出願日

平成9年(1997)10月13日

(71) 出願人 000002325

セイコーインスツルメンツ株式会社

千葉県千葉市美浜区中瀬1丁目8番地

(72) 発明者 松尾 高明

千葉県千葉市美浜区中瀬1丁目8番地 セ

イコーインスツルメンツ株式会社内


(74) 代理人 弁理士 林 敬之助

(54) 【発明の名称】 レギュレータ回路

(57) 【要約】

【課題】 レギュレータの出力電圧を電圧分割回路の分圧抵抗比をスイッチ回路を用いて変化させた時、エラーアンプの入力電圧が急激に変化し、レギュレータの出力電圧にオーバーシュート、アンダーシュートが発生する。

【解決手段】 エラーアンプの入力部に、電圧分割回路の分圧抵抗比をスイッチ回路を用いて変化させた時に一定時間だけローパスフィルターを接続することで入力部の急激な変化を抑え、レギュレータの出力にオーバーシュート、アンダーシュートが現れるのを防ぐ。



【特許請求の範囲】

【請求項1】 基準電圧と電圧分割回路の出力電圧との差電圧を増幅するエラーアンプと、前記ブリーダ抵抗の抵抗値を変えるためのスイッチ手段を有するレギュレータ回路において、前記スイッチ手段でブリーダ抵抗の抵抗値を変化させる際にエラーアンプの入力を徐々に変化させることを特徴とするレギュレータ回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明はエラーアンプを用いて出力を安定、調整するレギュレータ回路に関する。

【0002】

【従来の技術】従来のボルテージレギュレータの回路として図2に示すような回路が知られていた。ボルテージレギュレータ110は電圧分割回路120、エラーアンプ101、基準電圧回路102、Pチャネルトランジスタ104などから構成されている。また負荷105は出力電圧端子130と接地端子133間に接続されている。

【0003】出力電圧端子130と接地端子133間に電圧分割回路120が接続されている。電圧分割回路120は端子電圧VOUTに比例した電圧を取り出すための回路である。端子131の入力電圧STRBによって

$$V_{out1} = ((R1+R2+R3)/R1) \times V_{ref} \quad (1)$$

$$V_{out2} = ((R1+R2)/R1) \times V_{ref} \quad (2)$$

ここで、R1、R2、R3はそれぞれ図2のR1、R2、R3の抵抗値であり、Vrefは基準電圧回路102の出力電圧である。また(1)式はスイッチ回路121をOFFしたときの端子電圧VOUTであり、(2)式はスイッチ回路121をONしたときの端子電圧VOUTである。

【0007】

【発明が解決しようとする課題】しかし従来のボルテージレギュレータでは、出力電圧を変化させる際、スイッチ回路によって電圧分割回路の分圧抵抗比を変えるため、エラーアンプの入力が短時間に大きく変化する。その結果エラーアンプの出力が極端に大きく変化し、レギュレータの出力電圧にオーバーシュートまたはアンダーシュートを引き起こす。

【0008】そこでこの発明の目的は従来のこのような問題点を解決するために、電圧分割回路の分圧抵抗比をスイッチ回路を用いて出力を変化させるときに、エラーアンプの入力をゆっくり変化させるようにし、レギュレータの出力電圧にオーバーシュート、アンダーシュートを発生させるにくくすることを目的としている。

【0009】

【課題を解決するための手段】上記問題点を解決するために本発明は、電圧分割回路とエラーアンプの入力の間にローパスフィルター回路を挿入し、電圧分割回路の抵

抗比を変化させてから、一定時間だけ前記ローパスフィルター回路を動作させ、エラーアンプへの入力電圧の変化を緩やかにすることで問題点を解決した。

【0004】基準電圧回路102は一定の電圧を出力する回路である。端子電圧VOUTは、電圧分割回路120で適当な電圧値に分圧された後、エラーアンプ101のプラス端子に入力される。一方マイナス端子には基準電圧回路102の出力が入力される。エラーアンプ101は両者の差電圧を増幅してトランジスタ104の抵抗値を制御し、レギュレータの出力を一定電圧に保つように調整する。

【0005】またスイッチ回路121をON/OFFさせ、抵抗R3をショートするかしないかを選択して電圧分割回路120の分圧抵抗比を変えることによって、異なった端子電圧VOUTを出力することが出来る。スイッチ回路121のON/OFFは端子131の入力電圧STRBによって変化する。端子131の入力電圧STRBがハイレベル、ローレベルどちらでスイッチ回路121がON/OFFするかは任意である。

【0006】端子電圧VOUTはスイッチ回路121のON/OFFによって次に示す(1)式、(2)式のようにになる。

【0010】

【発明の実施の形態】電圧分割回路とエラーアンプの入力の間にローパスフィルター回路を挿入し、電圧分割回路の抵抗比を変化させてから、一定時間だけ前記ローパスフィルター回路を動作させ、エラーアンプへの入力電圧の変化を緩やかにする。

【0011】

【実施例】以下に本発明の実施例を図面に基づいて説明する。図1は本発明のボルテージレギュレータ回路の第1の実施例の回路ブロック図である。ボルテージレギュレータ回路110を構成する回路のうち、電圧分割回路120、エラーアンプ101、基準電圧回路102、P-MOSトランジスタ104、レギュレータとしての負荷105は従来と同様である。電圧分割回路120とエラーアンプ101のプラス端子の間には、端子131の入力電圧STRBによって一定時間ONされるローパスフィルター回路140が挿入されている。

【0012】端子131の入力電圧STRBによって、一定時間ONさせるローパスフィルター回路140はコンデンサー141、スイッチ回路142、単安定マルチバイブレータ回路143、抵抗144からなる。コンデ

ンサー141の一端は接地端子133に接続され、他端はスイッチ回路142に接続されている。通常コンデンサー141はスイッチ回路142によって基準電圧回路102と接続され、基準電圧回路102の出力電圧と同電位に充電されている。端子131に入力電圧STRBが入ると、電圧分割回路120のスイッチ回路121がON/OFFすると同時に単安定マルチバイブレータ回路143が動作し、その出力で一定時間だけコンデンサー141をエラーアンプ101のプラス端子と接地端子133間に接続する。

【0013】エラーアンプ101のプラス端子電圧をVbとすると、端子131に入力信号STRBが入りコンデンサー141がエラーアンプ101のプラス端子に接続されたとき、プラス端子電圧Vbはコンデンサー141と抵抗144で構成されるローパスフィルターの時定数に従って滑らかに変化する。図4は端子131を“L”から“H”に変化させた時の各端子の電圧変化を示したものである。ここでは端子131が“H”になるとスイッチ回路121がONする場合について示している。これに比較して、従来のボルテージレギュレータの端子131の入力電圧STRBを変化させた時の各端子の電圧変化を図3に示す。

【0014】図4よりエラーアンプ101の出力Veのオーバーシュート、アンダーシュートは大幅に軽減されることになる。またエラーアンプ101のプラス端子にコンデンサー141を接続するのは電圧分割回路120の抵抗値をスイッチで切り替える短時間だけ、すなわち単安定マルチバイブレータ143が動作している間のみであり、単安定マルチバイブレータ143がOFFしてからは、従来のボルテージレギュレータと同じで、エラーアンプ101のプラス端子への入力に対する出力の応答性は落ちない。また端子131の入力電圧STRBを“H”から“L”に変化させたときにも、一定時間単安定マルチバイブレータを動作させることで同様の効果が得られることは明らかである。

【0015】図5は本発明のスイッチングレギュレータ回路の第2の実施例の回路ブロック図である。電圧分割回路120、エラーアンプ101、基準電圧回路102、NMOSトランジスタ103、ローパスフィルター回路140等で構成されている。ローパスフィルター140以外は従来のスイッチングレギュレータ回路と同じである。実際はコイル、ダイオード、コンデンサー等が他に接続されているが、ここでは、それらを含めた動作説明は割愛する。

【0016】PWMコンバータ106はNMOSトランジスタ103をON/OFF制御する回路である。エラーアンプ101の出力と発振回路107の出力をPWMコンバータ106が比較することによって、NMOSトランジスタ103をON/OFFするパルス幅を調整し、レギュレータの出力は一定電圧になるように調整

される。

【0017】ローパスフィルター回路140の動作は実施例1の時と同じように、端子131の入力電圧STRBが“L”または“H”に変化した場合、図4で示すようにコンデンサー141の働きでエラーアンプのプラス端子における入力の変化は緩やかになり、エラーアンプのオーバーシュート、アンダーシュートは軽減する。スイッチングレギュレータ回路でも本発明のレギュレータ回路を用いることで、出力電圧を変化させた時のオーバーシュート、アンダーシュートが軽減することは明らかである。

【0018】

【発明の効果】本発明のレギュレータ回路は、出力電圧を電圧分割回路の分圧抵抗比をスイッチ回路を用いて変化させたとき、エラーアンプの入力に一定時間ローパスフィルターを挿入することで、出力電圧変化時のオーバーシュート、アンダーシュートを抑制できるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1実施例のボルテージレギュレータ回路の説明図である。

【図2】従来のボルテージレギュレータ回路の説明図である。

【図3】従来のボルテージレギュレータの端子131の入力電圧STRB変化時の動作説明図である。


【図4】本発明の端子131の入力電圧STRB変化時の説明図である。

【図5】本発明の第2の実施例のスイッチングレギュレータ回路の説明図である。


【符号の説明】

- 101 エラーアンプ
- 102 基準電圧回路
- 103 NMOSトランジスタ
- 104 PMOSトランジスタ
- 105 負荷
- 106 PWMコンバータ
- 107 発振回路
- 110 レギュレータ回路
- 120 電圧分割回路
- 121 スイッチ回路
- 130 出力電圧端子
- 131 ストロボ端子
- 132 コントロール端子
- 133 接地端子
- 134 入力電圧端子
- 140 ローパスフィルター回路
- 141 コンデンサー
- 142 スイッチ回路
- 143 単安定マルチバイブレータ回路
- 144 抵抗


【図1】




【図2】



【図3】



【図4】



【図5】

